[필기] 정보처리기사 10강

TOPIC / 전자계산기 구조, 논리회로 (2)

논리회로를 짜맞춘 조합논리회로,
순차논리회로와의 구별

1. 조합논리회로

1. 반가산기 (Half Adder)
   • 덧셈을 하기 위한 장치, 한 개의 XOR게이트와 AND게이트로 구성됨.
   • 합자리수 S (Sum), 자리올림수C (Carry)가 있으며 둘이 어떻게 구성됐는지, 회로도 볼 수 있어야.

한 개의 XOR과 AND로 구성된 반 가산기.

반가산기 HALF ADDER
합자리수 S	XOR로 구성	NOT A * B + A * NOT B
자리올림수 C	AND로 구성	A * B

 

1. 전가산기 (Full Adder)
   • 구성은 Half가 두 개 모여 Full을 만든다 생각 / 반가산기 2개를 OR회로가 묶어줌
   • 특징 : 입력이 3개, 출력이 2개

반가산기 두 개를 OR회로가 묶은 전가산기

전가산기 Full Adder
합자리수 S	XOR로 구성	A(+)B(+)C
자리올림수 C	OR로 구성	C(A(+)B)+AB

이 외에 조합논리회로?

• 부호기(Encoder) / Decimal → Binary / 2^n개의 신호 입력받아 n개의 신호 출력 / AND로 구성
• 해독기(Decoder) / Binary → Decimal / n개의 신호 입력받아 2^n개의 신호 출력 / OR로 구성

 

2. 순차논리회로

• 가장 중요한 용어 = Flip-Flop 
  
• Flip-Flop이 뭔데? / 뇌를 이루는 게 뇌세포, 뇌세포를 이루는 게 뉴런이듯, CPU를 이루는 레지스터, 레지스터를 이루는 게 플립플롭.
• 즉, 1비트의 2진정보를 기억하는 가장 작은 단위의 기억소자이며, 플립플롭이 모여 레지스터를 구성한다.
• 플립플롭의 종류?
  1. R-S Flip-Flop / 초기모델, R과 S가 1일때 현재상태를 결정할 수 없던 오류. 이를 보완한 게 JK-Model
  2. JK Flip-Flop / R-S 모델이 RS11 일 때 오류나니까 반전상태를 추출함. (Toggle) / 일반적으로 많이 사용함.
  3. D Flip-Flop / 지연 플립플롭, R-S모델에서 NOT게이트 쓴건데 디지털 신호를 늦추는데 사용, 0넣으면 0나오고 1넣으면 1나오고... / 문제에서 NOT게이트 쓴거면 무족권 D플립플롭임
  4. T Flip-Flop / 반전 플립플롭, JK모델 응용한건데 NOT회로를 안씀 / 입력이 있을 때 마다 플립플롭 값 반전.